wheels_by_scrano-d742yjp Kopie

Seminar Juni 2017:
Grundzüge der Planartechnik

Die industrielle Fertigung von monolithisch integrierten Schaltkeisen folgt für übliche Materialien wie Si, SiGe oder vielen III/V-Halbleitern einem gemeinsamen Schema mit sich wiederholenden Abläufen.

Diese sogenannte Planartechnik (Schaltungsaufbau über Ebenen) löste die Mesa-Technologie gegen Ende der 1960iger Jahre ab und ermöglichte letztendlich eine starke Miniaturisierung und den Siegeszug der Halbleiterchips auf der ganzen Welt.

Ablaufschritt
Planartechnik: Exemplarischer Teilabschnitt einer CMOS-Fertigung – z.B. Schichtabscheidung und Strukturierung. Die Anzahl solcher Blöcke ist von der Komplexität des Schaltungsdesigns bestimmt. 15 und mehr solcher Durchläufe sind für CMOS (complementary metal-oxide-semiconductor) Technologien üblich. Das Verhalten dieser Transistor-Variante ähnelt am stärksten der Elektronenröhre (Festkörper-Analogon) und ist für CPU und andere Prozessoren/Mikrocontroller typisch.

Grundlegende Schritte der IC-Herstellung

  1. Halbleiter-Wafer als Substrat, Epitaxie, Oxidation
  2. Dotierung – Ionenimplantation, Diffusion
  3. Schichtabscheidung von Metallen, Oxiden, Nitriden
    1. chemisch
    2. physikalisch
  4. Planarisierung und Plug-Techniken
  5. Lithographie:
    1. Belichtungsverfahren:
      1. optisch, Masken, direkt (Laser)
      2. Elektronenstrahl, direkt
    2. Belacken und Entwickeln
  6. Mikrostrukturierung von Metallen, Halbleitermaterial und Oxiden
    1. Ätzprozesse
      1. nass,
      2. trocken
    2. Lift-Off Verfahren
  7.  Rückseitenpräparation

Unterstützungsprozesse:

  1. Reinigen, Lackentfernung und Oberflächenkonditionierung,
  2. Thermische Hilfsprozesse, z.B. Temperung
  3. Messtechnik zum Monitoring und für die Endprüfung – Teststrukturen

Weiterführende Schritte wie Vereinzeln, Bonden und Packaging gehören bereits zur Aufbau-und Verbindungstechnik, auch als Back-End Prozess bezeichnet.

Termine: 17./18.  Juni

  • Vortrag: 2 h, 6€ – eine Übersicht
  • Seminar: 2 Tage, 139 €

Als 2-stündiger Übersichtsvortrag oder 2-tägiges Seminar realisierbar.

Die einzelnen Fertigungs-Schritte werden in ihrer korrekten Prozessfolge detailliert*** bezüglich Verfahren und Anlagentechnik behandelt. Es werden auch Fehlermechanismen in Mikrostrukturen diskutiert, deren Zusammenhang mit Fertigungstechnologie und Auswirkungen auf Zuverlässigkeit bzw. Lebensdauer.

elelog
Fehlerbild: Elektromigration wegen Planarisierungsproblemen.

***im Seminar

 

(Visited 24 times, 1 visits today)