wheels_by_scrano-d742yjp Kopie

50 Jahre Moore’s Law:
Grundzüge der Planartechnik

Die industrielle Fertigung von monolithisch integrierten Schaltkreisen folgt für übliche Materialien wie Si, SiGe oder vielen III/V-Halbleitern einem gemeinsamen Schema mit sich wiederholenden Abläufen.

Diese sogenannte Planartechnik (Schaltungsaufbau über Ebenen) löste die Mesa-Technologie gegen Ende der 1960iger Jahre ab und ermöglichte letztendlich eine starke Miniaturisierung und den Siegeszug der Halbleiterchips auf der ganzen Welt. Die Abläufe der Planartechnik dominieren immer noch die Halbleiterprozesstechnik, wenn sie auch im Zuge der „deep sub-µm“  Anforderungen sogar mit Formen der alten Mesa-Technik kombiniert werden, um wie bei Fin-FETs quasi-3D Aufbauten zu ermöglichen.

Ablaufschritt
Planartechnik: Exemplarischer Teilabschnitt einer CMOS-Fertigung – z.B. Schichtabscheidung und Strukturierung. Die Anzahl solcher Blöcke ist von der Komplexität des Schaltungsdesigns bestimmt. 15 und mehr solcher Durchläufe sind für CMOS -FET (complementary metal-oxide-semiconductor) Technologien üblich. Das Verhalten dieser Transistor-Variante (Feldeffekttransistor) ähnelt am stärksten der Elektronenröhre (Festkörper-Analogon) und ist für CPU und andere Prozessoren/Mikrocontroller typisch.

Grundlegende Schritte der IC-Herstellung

  • Grundmaterial Halbleiter-Wafer
  • Dotierung
    • Ionenimplantation
    • Diffusion
  • Schichtabscheidung von Metallen, Oxiden, Nitriden
    • chemisch
    • physikalisch
  • Mikrostrukturierung von Metallen, Halbleitermaterial und Oxiden
    • Lithographie:
      • Belichtungsverfahren:
        • Optisch: Masken und Direktschreiben (Laser)
        • Maskenherstellung
        • Elektronenstrahl, Direktschreiben
      • Belacken und Entwickeln
    • Ätzen
      • nass,
      • trocken
    • Lift-Off Verfahren
  • Planarisierung und Verfülltechniken
  • Rückseitenpräparation

Unterstützungsprozesse:

  • Chemische Hilfsprozesse:
    • Reinigen
    • Lackentfernung
    • Oberflächenkonditionierung
  • Thermische Hilfsprozesse
    • Temperung
    • Schichtkonditionierung
    • Eintreibeprozesse
  • Messverfahren zum Inline-Monitoring und für die Endprüfung
    • Teststrukturen
    • Optische Parameter
    • Elektrische Parameter
    • Mechanische Parameter
    • Masshaltigkeit (CD)
  • Anforderungen an Produktionsstätten
    • Medien
    • Reinraumklassen

Nach 50 Jahren: Ist Moore’s Law am Ende?

Weiterführende Schritte wie Vereinzeln, Bonden und Packaging gehören bereits zur Aufbau-und Verbindungstechnik, auch als Back-End Prozess bezeichnet.

Termine: 17./18.  Juni

  • Vortrag: 2 h, 6€ – eine Übersicht
  • Seminar: 2 Tage, 139 €

Als 2-stündiger Übersichtsvortrag oder 2-tägiges Seminar realisierbar.

Die einzelnen Fertigungs-Schritte werden in ihrer korrekten Prozessfolge detailliert*** bezüglich Verfahren und Anlagentechnik behandelt. Es werden auch Fehlermechanismen in Mikrostrukturen diskutiert, deren Zusammenhang mit Fertigungstechnologie und Auswirkungen auf Zuverlässigkeit bzw. Lebensdauer.

elelog
Fehlerbild: Elektromigration wegen Planarisierungsproblemen.

***im Seminar

 

(Visited 65 times, 1 visits today)